Kādi jautājumi jāņem vērā televizora diožu izkārtojumā sakaru iekārtās?

一, precīza fiziskās atrašanās vietas izkārtojuma kontrole
1. Telpiskās savienošanas optimizācija starp aizsardzības mezgliem un traucējumu avotiem
TVS diodes ir jāizvieto signāla līniju un ārējo saskarņu, piemēram, USB saskarņu, Ethernet portu, antenu savienotāju u.c., krustošanās zonā. Piemēram, noteikta veida rūpnieciskā maršrutētāja RJ45 interfeisa TVS aizsardzības modulis atrodas ne vairāk kā 8 mm attālumā no PHY mikroshēmas signāla tapas, kas nostiprina ESD, lai pulsētu PCB. Šī izkārtojuma stratēģija var samazināt parazitārās induktivitātes ietekmi uz skavas spriegumu. Eksperimentālie dati liecina, ka, saīsinot attālumu starp TVS un interfeisu no 20 mm līdz 5 mm, skavas sprieguma svārstību amplitūdu var samazināt par 40%.
2. Aizsargvienību klasteru izvietošana
Ātrgaitas signāla saskarnēs, piemēram, HDMI 2.1 un PCIe 5.0, ir nepieciešams vairāku-kanālu TVS masīvs, lai nodrošinātu diferenciālo pāru aizsardzību. 5G bāzes stacijas projektēšanas gadījums parāda, ka 4 kanālu TVS mikroshēmu izvietošana 10 mm diferenciālo signālu līniju diapazonā, kas nonāk PCB, apvienojumā ar 3D elektromagnētisko simulāciju, lai optimizētu maršrutēšanas topoloģiju, samazina starpkanālu šķērsrunu līdz -60 dB. Šis izkārtojums var efektīvi nomākt kopējā režīma traucējumu pārveidošanu diferenciālā režīma signālos.
3. Aizsardzības līmeņu stereoskopiskā uzbūve
Daudzslāņu PCB projektēšanai ir jāizveido trīs-līmeņu aizsardzības sistēma "interfeisa aizsardzības slāņa zonas aizsardzības slāņa kodola aizsardzības slānis". Datu centra slēdža dizains izmanto šo arhitektūru: SMD pakotnes TVS ir izvietotas saskarnes slānī, PTH pakots lielas jaudas{3}}TVS ir iestatīts jaudas plaknē, un zemas kapacitātes TVS masīvs ir konfigurēts CPU kodola apgabalā. Šī slāņu aizsardzība palielina IEC 61000-4-5 8/20 μs 6kV pārsprieguma testu izturējušo iekārtu panākumu līmeni līdz 99,7%.
2, Elektrisko savienojumu projektēšanas standartizācija
1. Zemējuma sistēmas diferencēta attieksme
TVS zemējuma ceļam jāievēro princips "atkarīgs no tuvuma zemas pretestības". Noteikta transportlīdzekļa sakaru moduļa dizains parāda, ka TVS zemējuma tapa ir tieši savienota ar iekšējo GND vara foliju caur četriem caurumiem, kas apvienoti ar 0,5 mm platu īsu vara sloksni, lai samazinātu zemējuma pretestību zem 3 m Ω. Ierīcēm ar metāla korpusu ieteicams izmantot "zvaigznes formas zemējuma" konstrukciju, kur TVS zemējuma tapa ir savienota ar korpusa zemējuma kolonnu caur neatkarīgu vadu, lai izvairītos no cilpas veidošanās ar digitālo zemējumu.
2. Signāla ķēdes integritātes garantija
Diferenciālā signāla aizsardzībā ir jānodrošina, lai TVS zemējuma tapa veido minimālo cilpas laukumu ar signāla atgriešanās ceļu. 10 Gbps optiskā moduļa dizains izmanto "kopplanāra viļņvada + TVS aizsardzības" struktūru, kur TVS mikroshēma tiek izvietota tieši zem diferenciāļa pāra, un signāla atgriešana tiek panākta caur 0,2 mm biezu iekšējo GND plakni. Simulācijas rezultāti liecina, ka šis izkārtojums kontrolē diferenciālās pretestības svārstības ± 5% robežās un palielina acu diagrammas robežu par 15%.
3. Aizsargtīkla liekā konstrukcija
Kritiskajiem signāla kanāliem ir ieteicams izmantot dubultās aizsardzības mehānismu "galvenā aizsardzība + papildu aizsardzība". Noteikts satelīta sakaru terminālis ir paredzēts, lai RF priekšgalā izvietotu galveno TVS masīvu, vienlaikus pievienojot papildu TVS pie miksera ieejas, un abi ir elektriski izolēti, izmantojot magnētiskās lodītes. Šis dizains nodrošina, ka ierīce saglabā kļūdu līmeni 10 ^ -12, ja tiek pakļauta IEC 61000-4-2 ± 15kV kontaktu izlādei.
3. Signāla integritātes nodrošināšanas tehniskā ieviešana
1. Precīzi noregulēta parazitāro parametru kontrole
TVS iepakojuma parametri būtiski ietekmē signāla kvalitāti. Liela ātruma ADC shēmas konstrukcijas salīdzinājums parāda, ka, izmantojot 0402 pakotni TVS (parazītiskā induktivitāte aptuveni 0,5 nH), S21 parametrs palielinās par 2 dB, salīdzinot ar 0603 paketi (parazītiskā induktivitāte 1,2 nH). GHz līmeņa signāliem ir ieteicams izmantot zemas induktivitātes paketes, piemēram, DFN un QFN, un optimizēt spilventiņu izkārtojumu, izmantojot 3D elektromagnētiskā lauka simulāciju, lai kontrolētu parazītiskos parametrus pieņemamā diapazonā.
2. Aizsardzības tīkla pretestības saskaņošana
Ātrgaitas{0}}digitālajās saskarnēs TVS aizsardzības tīkliem ir jāpanāk pretestības atbilstība pārvades līnijām. PCIe 4.0 interfeisa dizains izmanto atbilstības shēmu "TVS+ sērijas rezistoru", kas samazina aizsardzības mezgla pretestību no 120 Ω līdz 100 Ω ± 5%, pielāgojot rezistora vērtību. Laika domēna atstarošanas testi liecina, ka šis dizains samazina signāla pārsniegumu par 30% un palielina acu augstumu par 25%.
3. Siltumprojektēšanas optimizācija sadarbībā
TVS pārejoša jaudas izkliede izraisīs ievērojamu temperatūras paaugstināšanos, kas ietekmēs aizsardzības veiktspēju. Lieljaudas -TVS moduļa dizainā ir izmantota siltuma izkliedes struktūra "vara substrāts + termiskā caureja". Iekārtojot 0,3 mm diametra termisko cauruļu masīvu (attālums starp caurumiem 1,5 mm) zem mikroshēmas, savienojuma temperatūra tiek samazināta par 20 grādiem. Daudzkanālu aizsardzības lietojumprogrammām ieteicams izmantot "pakāpju izkārtojumu + siltumizolācijas gropi", lai novērstu veiktspējas pasliktināšanos, ko izraisa termiskais savienojums.
4. Izkārtojuma paradigma tipiskiem lietojuma scenārijiem
1. Strāvas pieslēgvietas aizsardzības izkārtojums
Maiņstrāvas-līdzstrāvas pārveidošanas shēmās TVS ir jāievieto aiz taisngrieža tilta un pirms filtrēšanas kondensatora. Noteikts sakaru barošanas avota dizains izmanto "π - tipa filtrēšana+TVS" struktūru ar TVS, kas ir paralēli pieslēgti ieejas galā, un X/Y kondensatori, lai panāktu vairāku-līmeņu aizsardzību. Testa dati liecina, ka šis izkārtojums palielina kopējā režīma traucējumu slāpēšanas koeficientu par 30 dB un diferenciālā režīma traucējumu slāpēšanas koeficientu par 25 dB.
2. RF priekšpuses-aizsardzības izkārtojums
5G NR bāzes stacijām TVS ir jāizvieto pirms zema trokšņa pastiprinātāja (LNA) un jāpieņem hibrīda aizsardzības shēma “ierobežotājs+TVS”. Makro bāzes stacijas dizains parāda, ka TVS mikroshēma ir izvietota 15 mm aiz antenas pieslēgvietas, un tiek izmantots ierobežotājs, lai sasniegtu dinamiskās aizsardzības diapazonu no -10 dBm līdz +25 dBm. Šis dizains kontrolē uztveršanas jutības samazināšanos 0,5 dB robežās.
3. Ātrdarbīgas-digitālās saskarnes aizsardzības izkārtojums
100G Ethernet interfeisā TVS aizsardzība ir jāveido kopā ar Retimer. Datu centra slēdža dizains izmanto "TVS masīva + kopējā režīma droseļvārsta" struktūru, izvietojot TVS pie atkārtotā taimera ieejas un pielāgojot droseļvārsta spoles induktivitāti (100nH@100MHz). Iegūstiet līdzsvaru starp aizsardzību un signāla integritāti. Testi ir parādījuši, ka šis dizains pastāvīgi uztur kļūdu līmeni zem 10 ^ -15.
5, Validācijas un optimizācijas metodika
1. Simulācijas verifikācijas sistēma
Izveidojiet daudzdimensiju verifikācijas platformu, kas sastāv no SPICE ķēdes simulācijas, 3D elektromagnētiskās simulācijas un termiskās simulācijas. Sakaru moduļa dizains tika optimizēts TVS izkārtojumam, izmantojot Ansys HFSS simulāciju, kā rezultātā ESD aizsardzības efektivitāte palielinājās par 40%; Pārbaudiet signāla integritāti, izmantojot Cadence Sigrity simulāciju, lai nodrošinātu acu diagrammu veidņu 100% caurlaides līmeni.
2. Testēšanas un verifikācijas process
Izstrādāt divkāršu validācijas mehānismu “laboratorijas pārbaude+-testēšana uz vietas”. Laboratorijas testēšanai ir jāattiecas uz IEC 61000-4 sērijas standartiem, un uz vietas veiktajām pārbaudēm galvenā uzmanība jāpievērš aizsardzības veiktspējas pārbaudei sarežģītā elektromagnētiskā vidē. Noteikts dzelzceļa tranzīta sakaru aprīkojums savāca vairāk nekā 2000 ESD notikumu datu kopu, veicot faktiskas pārbaudes 10 tipiskās stacijās, un nepārtraukti optimizēja aizsardzības plānu.
3. Kļūmes režīma analīze
Izveidojiet TVS kļūmju datu bāzi un veiciet pamatcēloņu analīzi par tādiem atteices veidiem kā atvērta ķēde, īssavienojums un noplūde. Atsevišķs gadījums rāda, ka TVS spilventiņu plaisu izraisītais atteices līmenis veido 35%. Optimizējot PCB skursteņa dizainu un lodēšanas procesu, šāda veida atteices līmenis ir samazināts līdz 0,5%.
https://www.trrsemicon.com/transistor/voltage-regulators/surface-mount-superfast-fast-recovery-rectifier.html